DDR Interface Evaluation Leader
On-siteKodaira, Tokyo, Japan
Job Summary
Lead DDR interface evaluation for R-Car series SoCs, managing real-world testing, margin analysis, stress trials, and guideline compliance for LPDDR4X/5/5X/6. Organize evaluation specifications, design test conditions, and synthesize results while collaborating with design teams, SoC groups, and IP vendors to isolate defects and drive countermeasures. Guide international evaluation and design members across Japan, India, and Vietnam, establishing technical judgment criteria to elevate overall team quality. Requires hands-on experience with DDR PHY, PLL, jitter, and SI/PI, plus English proficiency for cross-border coordination with design hubs and vendors.
Required Qualifications
- DDRインタフェース(LPDDR4/4X/5 等)に関する評価または検証の実務経験
- 実機評価、マージン評価、ストレス試験などを通じた不具合解析、原因切り分け、対策検討の経験
- 評価結果を整理し、設計チームや関係者と技術的な議論・調整を行った経験
- アナログ回路やアナログ特性に関する知識・評価経験(DDR PHY、PLL、ジッタ、ノイズ、SI/PI、電源品質など)
- インド・ベトナムの設計拠点およびIPベンダと、英語で技術的な連携・調整ができること
- 日本語:コミュニケーションレベル
Desired Qualifications
- DDR PHY、メモリコントローラ、ボードレベル評価など、DDR IFにおける評価リードまたはサブリード経験
- オシロスコープ、ロジックアナライザ等を用いたDDR信号・タイミング・電源関連の測定・解析経験
- 外部IPベンダとの技術的な問い合わせ、課題調整、評価結果共有の経験
- 車載向けSoC、または品質・信頼性要求の高い製品における評価経験
- 評価領域を軸に、設計・SoC全体との連携範囲を広げていきたい志向
Hiring someone like this?
Get your role in front of qualified candidates on Sorce.